Vertically Integrated Pixels

VIPIX 2010 DIT-PRJ-10-019

Status NOT active project
DISI role Partner
Project type Research Project
Dimension National
Acquisition date 2009-09-21
Start date 2010-01-01
End date 2010-12-31

Project details

Project astract I futuri esperimenti di fisica delle alte energie alla Super B-Factory, a SLHC e ad ILC pongono requisiti sempre piu' stringenti ai sistemi di tracciatura, che dovranno operare ad alto rate con una minima quantita' di materiale. I layer piu' interni e piu' critici dei tracciatori e dei rivelatori di vertice aranno prevalentemente basati su sensori a pixel a basso pitch (< 20 um per ILC, < 50 um per SuperB) che, insieme all'elettronica di lettura, dovranno avere un'elevata resistenza alle radiazioni, un elevato rapporto segnale-rumore e un'architettura di readout sparsificato ad alto rate in grado di fornire sofisticate informazioni di trigger.<br/>Il progetto VIPIX si propone di costruire dimostratori di tracciatori sottili a pixel sfruttando le potenzialita' offerte dall'evoluzione delle tecnologie microelettroniche ad alta densita', che negli ultimi anni hanno registrato progressi di grande interesse nei processi di interconnessione verticale. Tali processi consentono la fabbricazione di circuiti integrati tridimensionali, che dal punto di vista dell'industria microelettronica permettono di affrontare efficacemente uno dei problemi fondamentali dello scaling delle tecnologie CMOS, cioe' la lunghezza delle interconnessioni, oltre che naturalmente di aumentare la densit' di integrazione. Inoltre i diversi strati del circuito integrato possono essere progettati secondo criteri diversi, ottimizzati per una particolare applicazione (layer analogico, layer digitale, layer con il sensore). Una tecnologia di integrazione verticale puo' consentire la realizzazione di sistemi di tracciatura che superano le limitazioni intrinseche degli attuali sensori a pixel ibridi e dei MAPS (Monolithic Active Pixel Sensors) CMOS. Rispetto ai MAPS, l'integrazione verticale di sensore ed elettronica di lettura puo' consentire di utilizzare uno strato di silicio ad alta resistivita'completamente svuotato per la rivelazione delle particelle, con notevoli vantaggi per la resistenza alle radiazioni e il rapporto segnale-rumore. Oppure, conservando il concetto classico dei MAPS con generazione della carica e sua raccolta per diffusione in una regione non svuotata, l'ntegrazione verticale consente di separare l'elettronica di front-end analogica dal sistema di lettura digitale, con notevole vantaggi in termini di pitch dei pixel, funzionalita' e prestazioni. L'integrazione verticale apre anche la possibilita'�  di realizzare degli stack di MAPS assottigliati, arrivando a un sensore integrato multilayer con elevata risoluzione nelle misure di traiettoria e impulso. Rispetto ai pixel ibridi attuali, l'integrazione verticale offre soluzioni al problemi legati all' eccessiva quantita' di materiale e al pitch relativamente elevato dei dispositivi attuali, basati su tecniche di bump bonding fra circuiti integrati di lettura e sensori in tecnologie 3D.<br/>Il punto di partenza del progetto VIPIX e' costituito dai risultati ottenuti dalle sezioni partecipanti in esperimenti (SLIM5, SHARPS, DIGIMAPS, P-ILC) che hanno condotto allo sviluppo di dispositivi e sistemi basati su MAPS in processi CMOS subquartermicron. La proposta di un programma di ricerca mirato allo sviluppo di un sistema a pixel basato sull'integrazione verticale 3D iin questo momento basata sulla possibilita'di accedere a tecnologie commerciali a costi relativamente bassi. Oltre agli sviluppi legati ai sensori e all' elettronica di front-end, VIPIX intende affrontare anche gli aspetti di sistema legati all' utiilizzo ottimale di questi dispositivi. Tali aspetti riguardano sviluppi tecnologici legati alla meccanica e al raffreddamento, per cui si studiera' la possibilita' di utilizzare microcanali scavati nei chip di silicio con tecniche di micromachining. Inoltre verranno perseguiti sviluppi legati all' utilizzo di memorie associative nel DAQ, per la ricostruzione online delle traiettorie e l'interfacciamento con un sistema di trigger di livello 1. Utilizzando e aggiornando le infrastrutture sviluppate in SLIM5, i sistemi a integrazione verticale sviluppati da VIPIX verrano collaudati su fascio. <br/>L' obiettivo finale di VIPIX e' realizzare sistemi di tracciatura sia a MAPS sia a pixel ibridi con funzionalita' e prestazioni piu' evolute rispetto all'attuale stato dell'arte.
Fundings 231000 €
Partners
  • INFN Bologna
  • INFN Perugia
  • INFN Pavia
  • INF Trento
  • INFN Pisa
  • INFN Roma III
  • INFN Milano
  • INFN Trieste

DISI Sub-project details

Project astract Il gruppo di Trento partecipa alla linea di lavoro su Sensori ed elettronica di front-end (WP1).<br/>Per l'anno 2010, l'attivita' prevista riguarda la caratterizzazione elettrica e funzionale dei rivelatori a pixel appartenenti al lotto progettato nel 2009. Successivamente, il gruppo di Trento coordinera'� <br/>le operazioni di bump bonding dei rivelatori a pixel con i chip CMOS di lettura in stretto contatto con il fornitore del servizio (IZM). I dispositivi cosi' ottenuti saranno testati con un fascio di particelle presso il CERN. In seguito, si procedera' progetto di un nuovo lotto di rivelatori ottimizzati adatti all'assemblaggio con nuovi chip di lettura tramite bump bonding ma anche tramite tecniche di inteconnessione verticale.
Fundings 22000 €
Manager Gian Franco Dalla Betta
Participating RP