Vertically Integrated PIXels

VIPIX 2009 DIT-PRJ-08-094

Status NOT active project
DISI role Partner
Project type Research Project
Dimension National
Acquisition date 2008-09-19
Start date 2009-01-01
End date 2009-12-31

Project details

Project astract I futuri esperimenti di fisica delle alte energie alla Super B-Factory, a SLHC e ad ILC pongono requisiti sempre piu' stringenti ai sistemi di tracciatura, che dovranno operare ad alto rate con una minima quantita'  di materiale. I layer piu' interni e piu' critici dei tracciatori e dei rivelatori di vertice saranno prevalentemente basati su sensori a pixel a basso pitch (20u­m per ILC, 50u­m per SuperB) che, insieme all'elettronica di lettura, dovranno avere una elevata resistenza alle radiazioni, un elevato rapporto segnale-rumore e una architettura di readout sparsificato ad alto rate in grado di fornire sofisticate informazioni di trigger.<br/>Il progetto VIPIX si propone di costruire dimostratori di tracciatori sottili a pixel sfruttando le potenzialità offerte dall'evoluzione delle tecnologie microelettroniche ad alta densita' , che negli ultimi anni hanno registrato progressi di grande interesse nei processi di interconnessione verticale. Tali processi consentono la fabbricazione di circuiti integrati tridimensionali, che dal punto di vista dell'industria microelettronica permettono di affrontare efficacemente uno dei problemi fondamentali dello scaling delle tecnologie CMOS, cioe' la lunghezza delle interconnessioni, oltre che naturalmente di aumentare la densita'  di integrazione. Inoltre i diversi strati del circuito integrato possono essere progettati secondo criteri diversi, ottimizzati per una particolare applicazione (layer analogico, layer digitale, layer con il sensore). Una tecnologia di integrazione verticale puo' consentire la realizzazione di sistemi di tracciatura che superano le limitazioni intrinseche degli attuali sensori a pixel ibridi e dei MAPS (Monolithic Active Pixel Sensors) CMOS. Rispetto ai MAPS, l'integrazione verticale di sensore ed elettronica di lettura puo' consentire di utilizzare uno strato di silicio ad alta resistivita'  completamente svuotato per la rivelazione delle particelle, con notevoli vantaggi per la resistenza alle radiazioni e il rapporto segnale-rumore. Oppure, conservando il concetto classico dei MAPS con generazione della carica e sua raccolta per diffusione in una regione non svuotata, l'integrazione verticale consente di separare l'elettronica di front-end analogica dal sistema di lettura digitale, con notevole vantaggi in termini di pitch dei pixel, funzionalita'  e prestazioni. L'iintegrazione verticale apre anche la possibilita'  di realizzare degli stack di MAPS assottigliati, arrivando a un sensore integrato multilayer con elevata risoluzione nelle misure di traiettoria e impulso. Rispetto ai pixel ibridi attuali, basati su tecniche di bump bonding fra circuiti integrati di lettura e sensori in tecnologie 2D, l'integrazione verticale offre soluzioni al problemi legati alla eccessiva quantita'  di materiale e al pitch relativamente elevato. <br/>Il punto di partenza del progetto VIPIX e' costituito dai risultati ottenuti dalle sezioni partecipanti in esperimenti (SLIM5, SHARPS, DIGIMAPS, P-ILC) che hanno condotto allo sviluppo di dispositivi e sistemi basati su MAPS in processi CMOS subquartermicron. La proposta di un programma di ricerca mirato allo sviluppo di un sistema a pixel basato sull'integrazione verticale e' in questo momento basata sulla possibilita'  di accedere a tecnologie commerciali a costi relativamente bassi. Oltre agli sviluppi legati ai sensori e all'elettronica di front-end, VIPIX intende affrontare anche gli aspetti di sistema legati all'utilizzo ottimale di questi dispositivi. Tali aspetti riguardano sviluppi tecnologici legati alla meccanica e al raffreddamento, per cui si studiera'  la possibilita'  di utilizzare microcanali scavati nei chip di silicio con tecniche di micromachining. Inoltre verranno perseguiti sviluppi legati all'utilizzo di memorie associative nel DAQ, per la ricostruzione online delle traiettorie e l'interfacciamento con un sistema di trigger di livello 1. Utilizzando e aggiornando le infrastrutture sviluppate in SLIM5, i sistemi a integrazione verticale sviluppati da VIPIX verrano collaudati su fascio. <br/>L'obiettivo finale di VIPIX e' realizzare sistemi di tracciatura sia a MAPS sia a pixel ibridi con funzionalita'  e prestazioni piu' evolute rispetto all'attuale stato dell'arte. <br/>
Fundings 168000 €
Partners
  • INFN Trento
  • INFN Pavia
  • INFN Bologna
  • INFN Pisa
  • INFN Trieste
  • INFN Perugia
  • INFN Torino
  • INFN Roma III

DISI Sub-project details

Project astract L’attività prevista riguarda la linea di lavoro (WP1: Sensori ed elettronica di front-end). Nel 2009 si prevede la caratterizzazione estensiva di rivelatori sottili (strip, pixel, pad) fabbricati su substrati epitassiali e su substrati assottigliati localmente tramite TMAH, al fine di pervenire ad informazioni utili all’ottimizzazione della tecnologia di fabbricazione presso FBK-irst. Si procederà successivamente (fine 2009) alla progettazione di rivelatori a pixel conformi alle specifiche previste dall’integrazione verticale coi chip CMOS.
Fundings 4500 €
Manager Gian Franco Dalla Betta
Participating RP